<ul><li>- Concevoir et dessiner (avec les outils Cadence Allegro) les circuits imprimés des cartes de test des ASICs développés par les ingénieurs du laboratoire
- Schématique avec l’ingénieur responsable du chip et le responsable CAO/IAO
- Participer au développement des programmes de test des ASICs : Ecriture de modules Labview pour tester les fonctionnalités de l’ASIC et de programmes Python
- Participer au développement du firmware des FPGA utilisés pour les tests
- Participer aux tests des ASIC : sur table et sur site
- Participer aux meetings internationaux des collaborations</li></ul>
Codes ROME : H1227
Découvrez les formations qui mènent à ce métier (même code ROME) et démarrez votre parcours en alternance.
Voir les formations →91120 Palaiseau